



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **60079896 A**(43) Date of publication of application: **07.05.85**


(51) Int. Cl.

H04Q 3/52
H04Q 11/04
(21) Application number: **58187123**(71) Applicant: **OKI ELECTRIC IND CO LTD**(22) Date of filing: **07.10.83**(72) Inventor: **SUGIURA YOSHIO****(54) CHANNEL CONNECTING SYSTEM****(57) Abstract:**

PURPOSE: To attain flexible and minute sharing by connecting time division switches in cascade via a transmission highway in the same transfer direction in a channel connection of a digital exchange to constitute a loop network.

CONSTITUTION: The time division switches TSW_0 @ TSW_n are connected in cascade respectively via a highway HW to constitute a loop network. The highway HW connected among the adjacent switches TSW_0 @ TSW_n has the identical transfer direction to attain economy by large group or high multiplexing. In taking the number of the time division switches as N, the number of routes of the highways among the time division switches is N in this system, while that of a conventional system is $N \times (N-1)/2$. In increasing the number of the switches TSW_0 @ TSW_n , the effect of the reduction of the route number, i.e., number of the highways is remarkable.

COPYRIGHT: (C)1985,JPO&Japio



⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 昭60-79896

⑬ Int.Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和60年(1985)5月7日

H 04 Q 3/52
11/04

1 0 1

6651-5K
6651-5K

審査請求 未請求 発明の数 1 (全6頁)

⑮ 発明の名称 通話路接続方式

⑯ 特 願 昭58-187123

⑰ 出 願 昭58(1983)10月7日

⑱ 発 明 者 杉 浦 鉄 生 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

⑲ 出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号

⑳ 代 理 人 弁理士 鈴木 敏明

明 細 書

1. 発明の名称

通話路接続方式

2. 特許請求の範囲

(1) 複数の端末装置を収容し、入力ハイクウェイからのタイムスロットを出力ハイクウェイの前記入力タイムスロットと同一位置に接続する第1の接続状態と、入力ハイクウェイからの入力タイムスロットを前記端末装置の入力側タイムスロット位置に接続し前記端末装置の出力側からのタイムスロットを出力ハイクウェイ上の前記入力タイムスロットと同一位置に接続する第2の接続状態と、前記端末装置の出力側タイムスロットを前記他の端末装置の入力側タイムスロット位置に接続し前記他の端末装置の出力側タイムスロットを前記端末装置の入力側タイムスロット位置に接続する第3の接続状態とを有することのできる時分割スイッチを、同一転送方向のデジタル信号伝送ハイクウェイを介して縦横に接続してループネットワークを構成することを特徴とする通話路接続方式。

(2) 1つもしくは複数個の時分割スイッチにて独立局を構成し、デジタル信号伝送ハイクウェイを局間中継線となし、前記時分割スイッチの第2の接続状態への移行によって局間中継線選択を行なうことにより局間通話路接続を行なうことを特徴とする特許請求の範囲第1項記載の通話路接続方式。

3. 発明の詳細な説明

(技術分野)

本発明は中小容量デジタル交換機の通話路装置及び通話路網における通話路接続方式に関するものである。

(従来技術)

時分割スイッチ間の接続方式として従来より実施されている主たるものに、時分割スイッチ間にハイクウェイスイッチを設置するものと、時分割スイッチ間を直線方向の異なるハイクウェイ対で接続するものがある。

第1図は時分割スイッチ間にハイクウェイを設置する方式を示し、TSWは時分割スイッチ、HWSWは

ハイウェイスイッチである。本方式では時分割スイッチ TSW 間に空間分割ゲートアレイを時分割動作させたハイウェイスイッチ HWSW を設置したものであるが、現在においては、1つの時分割スイッチは経済性を考慮し、高多重化されたものが使用されている為呼容量はかなり大きい。従って該時分割スイッチ TSW とハイウェイスイッチ HWSW を組合せた3段ネットワークを構成した場合、大呼容を選ぶことが出来、大局用ネットワークに向けた形式となるが小局用には経済的でない。

他方第2図に示す時分割スイッチ間ハイウェイ対による接続方法では、全ての時分割スイッチ TSW 間に異なる方向のハイウェイ対 HWP が必要であり、該ハイウェイは経済性より高多重化されている。例えば 2 Mb/s のハイウェイでは 32 タイムスロット、8 Mb/s のハイウェイでは 128 タイムスロットであり、時分割スイッチ間のトラフィック配分の単位としては大きく配分の融通性が無い。又、前記時分割スイッチには端末装置も収容されるため、該時分割スイッチの出入タイム

スロット全てをスイッチ間トラフィックに振り向けることは出来ず、分配可能な時分割スイッチ数も限定され、拡張性に乏しい。又、現状では小・中局用ネットワークとしては大局用ネットワークの多重度を低減して使用するか、小局のみに限定した時分割スイッチ1段のネットワークを採用している例もみられる。

以上の如く、高集積化、高多重化による経済性を求めようとする現状に於いて、小局ないし中局用として経済的な拡張性をもったネットワークを従来技術によって構成する場合には技術的な整合性が伴わない欠点がある。

(発明の目的)

本発明の目的はこれらの欠点を解決し、時分割スイッチ内及び時分割スイッチ間トラフィックの柔軟かつ小刻みな配分を可能とし、小規模から中規模への経済的かつ拡張性を有する通話路接続方式を提供するものであり、以下詳細に説明する。

(発明の構成)

本発明は、1つもしくは複数の端末装置を収容

し、入力ハイウェイからのタイムスロットを出力ハイウェイの前記入力タイムスロットと同一位置に接続する第1の接続状態と、入力ハイウェイからの入力タイムスロットを前記端末装置の入力側タイムスロット位置に接続し前記端末装置の出力側からのタイムスロットを出力ハイウェイ上の前記入力タイムスロットと同一位置に接続する第2の接続状態と、前記端末装置の出力側タイムスロットを前記他の端末装置の入力側タイムスロット位置に接続し前記他の端末装置の出力側タイムスロットを前記端末装置の入力側タイムスロット位置に接続する第3の接続状態とを有することのできる時分割スイッチを、同一転送方向のデジタル信号伝送ハイウェイを介して縦続に接続してループ状ネットワークを構成することを特徴とする通話路接続方式である。

(実施例)

第3図は本発明の実施例を示す構成ブロック図であり、時分割スイッチ TSW₀ ~ TSW_N を各ハイウェイ HW を介して縦続に接続し、ループ状ネット

ワークを構成した通話路装置を示したものである。隣接する時分割スイッチ TSW₀ ~ TSW_N 間を接続するハイウェイ HW は全て同一転送方向を持ち、大群化又は高多重化による経済化が図れるようになっている。又、時分割スイッチ数を N とすると、時分割スイッチ間ハイウェイのルート数は、第2図に示した従来技術の場合は $n_c = \frac{N \times (N-1)}{2}$ 個であるのに対し、本発明の場合は N 個であり、時分割スイッチ TSW₀ ~ TSW_N を増加した場合、ルート数の削減即ちハイウェイ本数の削減の効果は顕著である。

第4図は本発明の実施例における時分割スイッチの構成を示すブロック図であり、従来技術において用いられるものと同じものである。同図において SP は直並列変換器、MUX はマルチプレクサ、SPM は通話路メモリ、SCM はスイッチコントロールメモリ、DMUX はデマルチプレクサ、PS は並直列変換器である。通話路メモリ SPM はハイウェイ HW 及び端末装置からのタイムスロットを一時記憶するものである。通話路メモリ SPM へのアクセス形

式にはシーケンシャルライト・ランダムリード(SW-RR)形式とランダムライト・シーケンシャルリード(RW-SB)形式があるが、本実施例の説明ではSW-RR形式で示す。この場合、スイッチコントロールメモリSCMは出力ハイウェイと同期したシーケンシャルリードで動作し、スイッチコントロールメモリSCMのリードデータは出力ハイウェイに出力する通話路メモリSPM内のタイムスロット格納アドレスであり、これは外部処理装置により書き込まれる。

第5図は時分割スイッチTSWの接続動作機能の説明するものである。第5図(a)は入力ハイウェイINHWからのタイムスロットを出力ハイウェイOUTHWの前記入力タイムスロットと同一位置に挿入するバイパス状態を説明するブロック図である。入力ハイウェイINHWの収容位置TSN_aの入力タイムスロットTS_aは通話路メモリSPMのアドレス α 番地に格納され(収容位置TSN_aの α によって格納アドレスは決まるが、通話路メモリSPMへの格納はシーケンシャルライトである為入力ハイウェイ

INHWからの入力タイムスロットは順に格納される)、出力ハイウェイOUTHW上で前記入力タイムスロットTS_aと同一位置に当る収容位置TSN_aへの出力時刻に、出力ハイウェイと同期したスイッチコントロールメモリSCMのアドレス α 番地(出力ハイウェイの収容位置TSN_aの α によってアドレスされる)の内容 α が読み出され、該内容 α が通話路メモリSPMの読み出しアドレスとなり、 α 番地の内容TS_aが読み出され、出力ハイウェイOUTHWの収容位置TSN_aに出力される。ここでスイッチコントロールメモリSCMの α 番地の内容 α はあらかじめ外部処理装置(図示せず)によって書き込まれたものである。以上の動作により、入力ハイウェイINHW上のタイムスロットTS_aは時分割スイッチTSWを介し、出力ハイウェイOUTHW上にバイパスされ、接続状態1を成す。又上記タイムスロットは第3図に示すループネットワーク上の全ての時分割スイッチTSW₀〜TSW_nが接続状態1をとることによってループ上を循環し端末装置と接続しない空タイムスロットとなる。

第5図(b)は時分割スイッチTSWの接続状態2を説明するものであり、入力ハイウェイ上の収容位置TSN_aのタイムスロットTS_aは前述と同様に通話路メモリSPMの α 番地に書き込まれ、端末装置TRMからの出力タイムスロットTS_bは通話路メモリSPMの β 番地に書き込まれる。スイッチコントロールメモリSCMの α 番地には通話路メモリSPMのアドレス(β 番地)が、又スイッチコントロールメモリSCMの β 番地には通話路メモリSPMのアドレス(α 番地)があらかじめ外部処理装置によって書き込まれている。そして、出力ハイウェイOUTHWの収容位置TSN_aへの挿入時刻にスイッチコントロールメモリSCMの α 番地の内容が読み出され、該内容 β が通話路メモリSPMのアドレスとなり、該アドレスから内容TS_bが読み出され、出力ハイウェイOUTHWの収容位置TSN_aに出力される。又端末装置TRMへの入力タイムスロットを出力する時刻に、スイッチコントロールメモリSCMの β 番地の内容 α が読み出され、続いて通話路メモリSPMのアドレス α 番地より内容TS_aが読み出され、端末

装置TRMの入力タイムスロットに出力される。以上により時分割スイッチは接続状態2を成す。第6図はループネットワークにおいて2つの時分割スイッチに各々接続されている端末装置TRM_aとTRM_b間においてデータ転送をする場合を示す。この場合、時分割スイッチTSW₀とTSW_nは接続状態2をとり、時分割スイッチTSW₁〜TSW_{n-1}は接続状態1をとっている。端末装置TRM_aから出力ハイウェイに出力されたタイムスロットTS_bは接続状態1をとる時分割スイッチTSW₁〜TSW_{n-1}を経由し、時分割スイッチTSW_nの入力ハイウェイより該スイッチ内に取り込まれ、端末装置TRM_bに接続される。又端末装置TRM_aから出力ハイウェイに出力されるタイムスロットTS_aは前記タイムスロットTS_bを発する時分割スイッチTSW₀に至るまでループネットワーク内の時分割スイッチでバイパスされる。以上により、異なる時分割スイッチに収容されている端末装置間で2つのタイムスロットTS_a、TS_bの転送により接続が行われる。

第5図(c)は1つの時分割スイッチに収容された

2つの端末装置TRM_aとTRM_bとの接続を示す接続状態3を説明するものである。前述と同様に、端末装置TRM_aからの出力タイムスロットTS_aは通話路メモリSPMのa番地に書き込まれ、端末装置TRM_bからの出力タイムスロットTS_bは通話路メモリSPMのb番地に書き込まれる。又スイッチコントロールメモリSCMには、a番地に通話路メモリSPMのアドレスbを、b番地に通話路メモリSPMのアドレスaをあらかじめ外部処理装置より書き込んでおくことで、端末装置TRM_aへの入力タイムスロット出力時刻に通話路メモリSPMのb番地の内容TS_bが読み出されて出力され、端末装置TRM_bへの入力タイムスロット出力時刻に通話路メモリSPMのa番地の内容TS_aが読み出されて出力される。以上により、同一時分割スイッチ内に収容された2つの端末装置間の接続を行なう接続状態3を成す。このように、時分割スイッチTSWと同一搬送方向を持つハイウェイHWを交互に接続してループ状に構成したネットワークと時分割スイッチのとり3つの接続状態により、任意の時分割

スイッチに収容された端末装置間の接続と、同一時分割スイッチ内に収容された端末装置間の接続と、他の時分割スイッチ間での接続タイムスロットのパイパス又はループネットワーク上の空タイムスロットのパイパスを行なうことができる。

以上説明したように、本実施例では時分割スイッチと同一搬送方向のハイウェイを交互に接続してループネットワークを構成することにより、大群化、高多重化において経済性が図れるとともに、時分割スイッチのネットワークへの設置構成上において制限を受けることなく小局から中局まで経済的かつ拡張性のある通話路接続方式を提供することができる。又、従来技術で示した時分割スイッチ間を直接方向の異なるハイウェイ対で接続する方式は固定ジャンクタであり、スイッチ間呼量の変動に柔軟性がないが、本実施例に示す時分割スイッチの接続状態3においては時分割スイッチからもしくは時分割スイッチへのタイムスロットのハイウェイ上での配分を時分割スイッチ間で必要なタイムスロット数に応じて適宜に変更するこ

とて効果的な時分割スイッチ間可変ジャンクタとしての効果を生じることができる。更に、前記実施例に示した時分割スイッチの接続状態3への移行を他局への出線選択動作に適用し、ループネットワーク上の時分割スイッチ1つ又は複数個で1つの独立局を構成することにより、局間中継の大群化、高多重化をより経済的に実行する利点を有する。

(発明の効果)

本発明は経済的かつ拡張性のある通話路接続方式を提供することができる為、中小容量のデジタル交換機の通話路装置ならびに通話路網に用いることができる。

4. 図面の簡単な説明

第1図は時分割スイッチ間接続にハイウェイスイッチを使用した従来実施例を説明するブロック図、第2図は時分割スイッチ間接続にハイウェイ対を使用した従来実施例を説明するブロック図、第3図は本発明の実施例における時分割スイッチ間接続構成図、第4図は時分割スイッチのブロッ

ク図、第5図は時分割スイッチの接続動作を説明する説明図、第6図は異なる時分割スイッチに収容される端末装置間の接続を示す説明図である。


TSW…時分割スイッチ、SP…並列変換器、MUX…マルチプレクサ、SPM…通話路メモリ、DMUX…デマルチプレクサ、PS…並列変換器、HW…ハイウェイ、SCM…スイッチコントロールメモリ、TRM、TRM_a、TRM_b…端末装置、INHW…入力ハイウェイ、OUTHW…出力ハイウェイ。

特許出願人 神電気工業株式会社


代理人 鈴木 敏 明




第1図




第2図





第3図




第4図




第 5 図



第 5 図



第 6 図



手続補正書(自発)

59.1.23

昭和 年 月 日

特許庁長官 殿

1. 事件の表示

昭和 58 年 特 許 願第 187123 号

2. 発明の名称

通話路接続方式

3. 補正をする者

事件との関係

特 許 出 願 人

住 所 (〒105) 東京都港区虎ノ門1丁目7番12号

名 称 (029) 沖電気工業株式会社

代表者 取締役社長 橋本南海男

4. 代 理 人

住 所 (〒105) 東京都港区虎ノ門1丁目7番12号

沖電気工業株式会社内

氏 名 (6892) 弁護士 鈴木 敏 明

電話 501-3111(大代表)

5. 補正の対象 明細書中「発明の詳細な説明」の欄

6. 補正の内容 別紙のとおり

方式 (丸)

6. 補正の内容

- (1) 明細書第 5 頁第 18 行目に「構成ブロック図」とあるのを「ブロック構成図」と補正する。
- (2) 同書第 9 頁第 8 行目に「アドレス (b 番地) が、」とあるのを「アドレス b 番地が、」と補正する。
- (3) 同頁第 9 行目から第 10 行目に「アドレス (a 番地) が」とあるのを「アドレス a 番地が」と補正する。